Thomas
Ibrahim

SecureVitals : plateforme IoT sécurisée de suivi de santé

ESP32 / Python / Next.js / React NativeÀ la une

Flotte IoT de quatre nœuds de suivi de santé transmettant à 1 Hz des données de capteurs signées (SpO2, fréquence cardiaque, pression, température). Chaîne complète : firmware FreeRTOS avec pilotes de capteurs sur mesure et BLE GATT, MQTT 5 sur TLS avec authentification HMAC par appareil et protection anti-rejeu, service d'ingestion Python, tableau de bord Next.js et application iOS React Native, le tout couvert par 202 tests automatisés.

Implémentation matérielle de l'arithmétique modulaire pour RSA

FPGA Basys-3À la une

Implémentation en VHDL de l'addition, de la multiplication et de l'exponentiation modulaires (MSB en premier), vérifiées par des testbenches auto-vérifiants, puis synthèse d'un cœur complet de chiffrement/déchiffrement RSA 16 bits. Démonstration d'une attaque matérielle par force brute sur un petit espace de clés RSA.

Robot suiveur de ligne

Arduino Uno

Robot autonome utilisant des capteurs infrarouges et une boucle de régulation PID des moteurs, pilotés en PWM, pour un suivi stable dans les virages.

Régulateur de niveau d'eau via UART

Arduino Uno

Système à deux nœuds : un maître piloté au clavier envoie des consignes de niveau via un protocole UART sur mesure à un esclave qui commande une pompe et une vanne, avec entrées/sorties sur interruption et régulation de niveau en boucle fermée.

TP d'attaques par canaux auxiliaires : DPA et analyse EM

Microcontrôleurs embarqués

Expériences d'analyse différentielle de consommation (DPA) et de fuites électromagnétiques sur des microcontrôleurs embarqués, avec chaînes d'acquisition automatisées à l'oscilloscope et évaluation de contre-mesures matérielles.

Vérification RTL d'un arbitre et injection de fautes

VHDL / ModelSim

Arbitre à priorités en VHDL avec un environnement de vérification complet : vérificateur de protocole, vérificateur de propriétés, pilote aléatoire avec entrées/sorties fichier et assertions PSL. Injection de fautes SEU et implémentation d'une contre-mesure matérielle, avec une couverture fonctionnelle complète de la logique d'arbitrage.

Implémentation matérielle d'AES avec capteur de température I2C

FPGA Zybo-Z7

Pipeline complet de chiffrement AES en VHDL (SubBytes, ShiftRows, MixColumns, AddRoundKey, expansion de clé) sur une Zybo-Z7, chiffrant en direct les données d'un capteur de température I2C. Toutes les étapes du pipeline vérifiées sur le matériel.

Analyse de performance SIMD ARM NEON

SoC Zynq-7020 (Zybo Z7-20)

Comparaison de noyaux scalaires et SIMD NEON à 667 MHz à l'aide des compteurs de cycles du CPU : accélérations de 2,05x (somme de tableau), 1,46x (multiplication de matrices 4x4) et 2,51x (détection de contours). GCC -O3 apporte un gain de 10x par rapport au code scalaire non optimisé.

Signatures post-quantiques Falcon avec AES sur FPGA

FPGA

Implémentation du schéma de signature post-quantique Falcon, fondé sur les réseaux euclidiens, aux côtés d'un chiffrement AES dans une même conception FPGA.

Co-vérification d'un UART

RTL / ModelSim

Module UART vérifié par co-vérification face à un modèle logiciel de référence, couvrant la structure des trames, le timing du débit, le contrôle de parité et la gestion des erreurs, avec des vecteurs de test dirigés et aléatoires.

Cryptanalyse par IA de chiffrements par blocs légers

Python / ML

Analyse de la sécurité de S-AES et S-SPECK par cryptanalyse assistée par IA, avec démonstration de faiblesses exploitables dans des variantes à nombre de tours réduit.